PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-120781

(43)Date of publication of application: 30.04.1999

(51)Int.CI.

G11C 16/02

(21)Application number: 09-285221

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

17.10.1997


(72)Inventor: OGURA TAKU

OBA ATSUSHI HONMA TAKESHI KOBAYASHI KAZUO

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory which can prevent surely erroneous rewriting. SOLUTION: A reset power down mode indication signal (/RP) and first, second write-protect signal (/WP and /XP) are given to a control circuit 4, in a state of these external control signal, protect-mode for rewriting data is set to any state conforming to unconditional prohibition, unconditional permission, and lock bit(LB) with a memory block group (1br, 1pr, 1mr) unit of a memory array 1.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-120781

(43)公開日 平成11年(1999) 4 月30日

(51) Int.CL*

G11C 16/02

政別記号

44.17

FI

G11C 17/00

601P

612F


審査結束 未請求 請求項の数 5 OL (全 15 頁)

(21)出颠秦号	特顯平9-285221	(71)出版人 000006013
(22) 山瀬日	平成9年(1997)10月17日	三菱電機株式会社 東京都千代田区丸の内二丁目2番3号
		(72)発明者 小倉 卓 東京都千代田区丸の内二丁目 2 番 3 号 三 養電機株式会社内
		(72)発明者 大庭 教 東京都千代田区丸の内二丁目2番3号 三 変電機株式会社内
		(72)発明者 本間 順 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(74)代理人 弁理士 深見 久郎 (外3名) 最終頁に絞く

(54) 【発明の名称】 半導体記憶装置 (57) 【要約】

【課題】 不探発性半導体配塊装置のライトプロテクト 態感を柔軟に設定する。

【解決手段】 制御回路(4)に対し、リセットパワーダウンモード指示信号(/RP)ならびに第1および第2のライトプロテクト信号(/WPおよび/XP)を与え、これらの外部制御信号の状態に、データ書換に対するプロテクト監査を無保件禁止、無条件許可およびロックビット(LB)に従うのいずれかの状態にメモリアレイ(1)のメモリブロックグループ(1br、1pr、1mr)単位で設定する。



【特許請求の範囲】

【請求項 1】 各々が1以上のメモリブロックを有しかつ各々が属性が異なるデータを不揮発的に格納するための複数のメモリブロック領域、およびデータ書換時、複数の外部制御信号の状態に従って、前記複数のメモリブロックグループのデータ書換に対する保護態様を各前記領域単位で設定するための制御手段を備える、半導体記像装置、

【請求項 2】 各前記メモリブロックに対して設けられ、対応のメモリブロックの格納データの書換の禁止/ 許可を示すロックビットを格納するための手段をさらに備え、

前記制御手段は、前記複数の外部制御信号の状態に従って、各前記領域ごとに対応のロックビットを有効とする か無効とするかを決定する手段を含む、諸求項 1記載の 半導体記憶装置。

[蘇求項 3] 前記複数の外部制御信号は、消費電流を低下させるパワーダウンモードを指示するリセットパワーダウンモード指示信号と、データ書換に対するプロテクトの有無を指示する第1および第2のライトプロテクト指示信号とを含む、誘求項 1または2記載の半導体記録基準

(請求項 4) 前記データ書換は、記憶データの消去ならびに外部からのデータの書込および記憶を含む、請求項 1から3のいずれかに記載の半導体記憶装置。

【請求項 5】 複数の不揮発性メモリブロックを有しかつライトプロテクト機能を有する半導体記憶装置において、第1および第2のライトプロテクト指示信号入力ピンを設け、前記複数の不揮発性メモリブロック個々のライトプロテクトの態様を1以上のメモリブロックを有する領域単位で設定できるようにしたことを特徴とする、半導体記憶装置。

[発明の詳細な説明]

[0001]

【発明の属する技術分野】この発明は半導体記憶装置に関し、特に、データ書換に対するプロテクト (保護) 機能を有する不揮発性半導体記憶装置に関する。より特定的には、データの書込および消去に対するプロテクトの態様を設定するための構成に関する。

[00002]

【従来の技術】半導体記憶装置は、磁気ディスクを記憶 媒体として用いる記憶装置に比べて、小型、軽重、および高速アクセス可能などの利点を有しており、広範な用 途において用いられている。このような半導体記憶装置 の1つに、情報を不揮発的に記憶する不揮発性半導体記憶 態酸置がある。この不揮発性半導体記憶接置は、電源連 断時においても、その記憶情報を保持しており、携帯情 報端末次との電池を電源とする機器においてプリグラム を電源とする機器においている。このような不揮発性半導体記憶装置の1つに、メモリまたはデータメモリをして用いられている。このような不揮発性半導体記憶装置の1つに、メモリセルが 1トランジスタで構成され、高集様化が可能であ り、またあ る大きさのアドレス範囲のデータを一度に電気的に消去することのできるフラッシュEEPROM(電気的に書込・消去可能なリード・オンリ・メモリ:以下、フラッシュメモリと称す)が知られている。

【0003】フラッシュメモリなどの不揮発性半築体記憶装置においては、依頼を不揮発的に記憶することが前提とされており、したがって、誤った書込が書換えらまなどにより、不揮発的に記憶しているデータが書換えられるのを改進する必要がある。この不揮発合、半等にはデータは、確実に保持する必要がある。このような誤者とのはできる必要がある。このような誤者とのはできるとを防止するとのに、フラッシュメモリなテクは、び設済法を防止するとのに、フラッシュメモリなテクト」機能が設けられている。このするというクトリ機能が設けられている。このするととおよびが大きない手がよりに対している。ことなりに対していたが、書きというのでは、「ラークを建まないが、書きというでは、「ラークをはいずりに対している。このでは、「ラークをはいずりに対している。」では、「ラークをはいずりに対している。」では、「ラークをは、」をは、「ラークをは、「ラークをは、「ラークをは、「ラークをは、「ラークをは、「ラークをは、「ラークをは、「ラークをは、「ラークをは、「ラークをは、」をは、「ラークをは、「ラーのをは、」をは、「ラーのをは、「ラーのをは、「ラーのをは、「ラーのをは、「ラーのをは、「ラーのをは、「・)をは、「ラーをは、「ラーのをは、「ラーのをは、」をは、「ラーのをは、「ラーのをは、「・をは、」をは、「

【0004】図13は、従来の不揮発性半導体記憶装置の書込/消去に関連する部分の構成を概略的に示す図である。図13において、不揮発性半導体記憶装置は、も々が情報を不揮発的に記憶する複数の不揮発性メモリセルを有するメモリアレイ100と、メモリアレイ100の不揮発性メモリセルへの書込および消去の禁止/許可を報を格納するプロテクト制御データ格納領域102を令む。

【ロロロ5】 メモリアレイ100は、複数のメモリブロック100g~100m に分割され、ブロック単位で消去を行なうことができる。

【0005】プロテクト制御データ格納領域102は、メモリプロック100a~100nそれぞれに対応応を設けられるロックビット格納部102a~102nを105元。これらのロックビット格納部102a~100cに対ちない消去の禁止/許可かテすロックビットしまった。より、メモリプロッグ100a~100nの書込べでより、メモリプロッグ100a~100nの書込べでより、メモリプロッグ100a~100nの書込べで表の禁止/許可が示され、したがって、プロック単位で書込/消去動作を禁止することができる。

【0007】不揮発性半導体記憶装置は、さらに、チップイネーブル信号/CE、リセットパワーダウンモード信号/RP、およびライトプロテクト信号/WPとプロックアドレス信号とを受け、プロテクト制御データ格納領域102に格納されたロックとットとBe~LBnの値に従って、プロックアドレス信号が指定するメモリブロックに対する書込/消去制作を制御する書込/消去制御回路1030制制御の下に、アドレス信号が指定するメモリブロック(また

はページ)に対する消去/書込を行なう書込/消去回路 104を会む。

【0008】 書込/消去制御回路103は、チップイネーブル信号/CEの活性化時、リセットパワーダウン状ード信号/RPおよびライトプロテクト信号/WPの状態に従って、書込/消去動作が指定されたとき、プロを制定し、書込/消去動作が指定されたとき、プロであれたロックビット特納部からロックビットし日(LBe~LBn)を読出し、このアドレス指定さ決である。 アドレス信号が出し、このアドレス指定さ決である。 1711年の日本の大学の表には、この書込/消去制御回路103は、書込/消去に出てなる上に、この書とには、この書とに対する書込/消去に出てなる上には、この音には、書込/消去制御回路103は、書込/消去に出てるとが表にといる場合にといる場合にといる場合には、この音には、音込/消去回路104人与える。

【0009】舎込/消去回路 104は、アドレス信号に従ってメモリアレイ100におけるブロックおよびメモリセルの選択を行なう、メデコーダおよびイデコーダを含む。

【0010】この不揮発性半導体記憶装置においては、 書込および消去動作に対する保護を行なうライトプロテクト機能は、リセットパワーダウンモード信号/RPとライトプロテクト信号/WPとアドレス指定されたメモリプロックから読出されたロックビットLBの状態に従って書込または消去動作が制御される。

【0011】メモリアレイ100は、図14に示すように、各々が1以上のメモリブロッグを有する複数のは100kを有する複数のされて200kを紹介されて200kを紹介されて200kを格納する。この格納するデータの原性(図14などで20kを格納する。この格納するデータは、受けられて20kを格納するが、20kを表示で図1などうがあるというないたが、20kを有いた。20kを有いた。20kを有いた。20kを有いたでは、20kを有いたでは、20kを有いたでは、20kを有いたでは、20kを有いたでは、20kを有いたが、20kを有いたでは、20kを有いたでは、20kを有いたでは、20kを有いたでは、20kを有いたでは、20kを有いたでは、20kを有いたでは、20kを有いたが、20kを有いたでは、20kを有いたが、20kを有いなるるのはなるなものが、20kを有いなるのはなるなるなものが、20kを有いなるなもののはなるなものが、20kをもののはなるなもののはなるなものが、20kをもののはなるなるなものが、20kをもののはなるなものが、20kをもののはなるなものが、20kをもののはなるなものが、20kをもののは

【0012】(i) リセットパワーダウンモード信号 / RPが、通常動作モード時の論理ハイレベル (Hレベル) よりも高い電圧レベルの昇圧レベルHHに設定されたとき、ライトプロテクト信号 / WPの状態およびロックビットLBの値にかかわらず、メモリアレイ100の メモリブロック100e~100nに対しては、その領域にかかわらず、すべて書込または消去を行なうことができる。また、この状態においては、ロックビットLBの書込も可能である。メモリアレイ100のデータの書

込/消去とロックビットにBの舎込/消去(舎換)は、 ロマンドにより指定される。

【0013】(ii) リセットパワーダウンモード信号/RPおよびライトプロテクト信号/WPがともにHレベルに設定されたとき、ロックビットLBの値にかかわらず、メモリアレイ100のブートプロック領域100トであよびメインプロック領域100mrに対し各込および消去を行なうことができる。また、ロックビットLBに対しても、書込/消去を行なうことができる。

【0014】(iii) リセットパワーダウンモード信号/RPがHレベルであり、またライトプロテクト信号/WPが接地電圧レベルの論理ローレベル(Lレベル)のときには、メモリブロック100mであっておいて設けられたロックビットし8の値に従って書込/消去の禁止/許可が決定される。ロックビットし8がロック状態を示すときには、対応のメモリブロックに対する者込および消去が禁止される。ロックビットし8がアンロック状態を示すとは、対応のメモリックに対する者とが消去が禁止される。対応のメモリックに対するとができる。また、ロックにサース。また、ことができる。を行なうことができる。

【0015】上述のように、ロックビット L B を用いることにより、メモリブロック単位で書込および消去の禁止 上計可 (ロック/アンロック)を設定することができ、誤消法および誤書込による記憶データの書換を生じるのが防止することができ、必要なデータを確実に保持することができる。

[0017]

「発明が解決しようとする課題」メモリブロック単位での書込および消去の禁止/許可は、ロックビットしBにより設定することができる。このロックビットしBの有効/無効、すなわちロックビットしBの値にかがわらず書込または消去を行なうか否がは、外部からの制御信号、すなわちリセットパワーダウンモード信号/RPおよびライトプロテクト信号/WPにより設定することができる。しかしながら、従来の書込および消去に対するできる。しかしながら、従来の書込および消去に対する

禁止/許可を制御するロック制御においては、ブートブ ロック領域、パラメータブロック領域およびメインブロ ック領域のすべてのブロック領域に共通にロック制御の 態様が外部制御信号/RPおよび/WPにより決定され る。すなわち、(1)メモリアレイ100のメモリセル に対しロックピットLBの値にかかわらず書込および消 去を許可する、(ii)ロックピットに従って禁止/許 可を決定する、および(iii)ロックピットの値にか かわらず書込および消去を禁止するの3つの態様であ る。メモリアレイ100において、ブートブロック領域 100brは、電源投入時におけるシステム (装置:こ の不揮発性半導体記憶装置が用いられる装置の全体)を 初期設定するためのブートプログラム コードおよび、割 込処理などを行なうための必要な制御プログラム コード などが格納されている。 リセットパワーダウンモード信 号/RPがHHレベルに設定されるのは、この不揮発性 半導体配像装置に必要な情報 (コードおよびデータ両者 を含めて以下データと称す)を書込むときであ り、これ は製造者において行なわれる。 利用者が一般的に使用す る場合、通常リセットパワーダウンモード信号/RPが HHレベルに設定されることはない(HHレベルは、通 常のHレベルよりもさらに高い電圧レベルであ るた

【0019】しかしながら、この図15に示すように、従来の不揮発性半楽体記憶装置においては、利用者の使用時においては、メモリアレイ1000者メモリブロックに対しすべて共通にその書込および消去に対する禁止いデータが誤って書換えられる誤書込および誤消去が生じる可能性がある。たとえば、信号/RPおよび/WPをともにHレベルに設定した場合、メモリアレイ100の各領域に対し、書込ノ消日をクラにおいてもそのチータの書換が可能である。この場合、ライトブロテクト機能は、不能動化されているため、誤書込ノ誤消去の可能性

が生じる。一方、信号/RPおよび/WPをそれぞれHレベルおよび Lレベルに設定した場合、ロックビットLBの値に従って書込/消去の禁止/許可が料御される。しかしながら、ロックビットLBは、その値を変 トレができる。したがって設ってつりビットLBの値を設定した場合、この誤って設定されたロックビットの値に従って書込/消去の禁止/許可が制御されるため、同様誤書込/設消去の可能性が生じる。

【0020】さらに、利用者が使用する場合、一旦パラメータブロック領域に設定された数値パラメータの書換を確実に禁止するために、メインブロック領域100mrのメモリブロックに対する書込/消去に対してはロックビットしBの値に従って書込/消去の即律を行ない、一方、パラメータブロック領域100prは、ロック状態に設定するのが好ましい。しかしながら、図15にですように、従来の不揮発性半導体記憶装置においてはこのようなロック制御を行なうことができない。

【0021】また、書込または消去動作を行なう場合、ロックピットの書換を禁止することができず、誤って別のメモリブロックのロックピットがアンロック状態に設定される可能性があり、この場合、誤書込/誤消去を防止することができなくなる。

【0022】したがって、従来のように、リセットパワーダウンモード信号/RPおよびライトプロテクト信号/WPを用いてロック態様を設定する場合、確実に設書込入設済去などの設書換を防止するのが困難であるという問題があった。

【0023】それゆえ、この発明の目的は、確実に誤害 換を防止することのできる半導体記憶装置を提供するこ とである。

【0024】この発明の他の目的は、ロック態様をより 柔軟に設定することのできる不揮発性半導体記憶装置を 提供することである。

【ロロ25】 この発明のさらに他の目的は、ロックビットに対してもロック/アンロックを設定することのできる不揮発性半導体記憶装置を提供することである。

【課題を解決するための手段】この発明は、要約すれば、ライトプロテクト機能を実現するために、外部制御信号の数を増加させ、これにより、ロック態様の種類を増加させるものである。

【〇〇27】すなわち、請求項 1に係る半導体記憶装置は、各々が1以上のメモリブロックを有しかつ各々が属性が異なるデータを特納するための複数のメモリブロック領域と、データ書換時、複数の外部制御信号の状態に従って複数のメモリブロック領域のデータ書換に対する態度を各領域単位で設定する半導体記憶装置は、請求項 1の装置がさらに各メモリブロックに対して設けられ、対応のメモリブロックの特納データの書換の禁止/許可

を示すロックピットを格納する手段を備え、制御手段が 複数の外部制御信号の状態に従って各領域ごとに対応の ロックピットを有効とするが無効とするがを決定する手 段を会む。

【0029】請求項 3に係る半導体記憶装置は、請求項1または2の損数の外部制御信号が、消費電流を低下させるパワーダウンモードを指定するリセットパワーダウンモード指示信号と、データ書換に対するプロテクトを指示する第1および第2のライトプロテクト指示信号と

【0030】請求項 4に係る半導体記憶装置は、請求項 1から3の装置において、各メモリブロックが、データを不理発的に記憶するメモリセルを有し、データ書換は、記憶データの消去ならびに外部からのデータの書込および記憶を含む。

【0031】 請求項 5に係る発明は、複数の不揮発性メモリブロックを有しかつライトプロテクト機能を有する 半導体記憶装置において、第1および第2のライトプロテクト指示信号入力ピンを設け、複数のメモリブロック 個々のライトプロテクトの態様を所定数のメモリブロックを有する領域単位で設定できるようにしたことを特徴 とする。

【〇〇32】複数のメモリブロックグループに対し、データ書換時にメモリブロック領域単位でロック態機を設定することができるので、データ書換をすべきグループおよびデータ書換を切れている。 記憶データを確実に保持すべき領域を区別してロック態機を設定することができ、より正確に誤音換を防止することができる。

【0033】また、ロック態機を各領域単位で設定することができるため、利用者の要求するさまざまなロック態機の組合せを実現することができ、利用者の要求に応えたライトプロテクト機能を実現することができる。 【0034】

[発明の実施の形態]

【実施の形態 1】図 1 は、この発明の実施の形態 1 に従う不揮発性半導体記憶装置の全体の構成を概略的に示す図である。図 1 において、この不揮発性半導体記憶装置はたとえばフラッシュメモリであり、行列状に配列される複数の不揮発性メモリセルを有するメモリアレイ 1 を複数のメモリセルを有するが行列状に配列される他数のメモリセルを有する権数のメモリフロック 1 e ~ 1 n に分割される。これらのメモリフロック 1 e ~ 1 n に分割される。メモリブロック 1 d ~ 1 n がメインブロック メーカア 1 c が パーク 2 ー の 2 ー の 2 ー の 2 ー の 2 ー の 2 ー の 2 ー の 3 ー の 3 ー の 3 ー の 3 ー の 3 ー の 3 ー の 3 ー の 3 ー の 3 ー の 5 ー

【0035】ここで、「属性」は、記憶データの種類と

同様の意味を有する。すなわち、ブートブロック領域1 brのメモリブロック1 aには、書換える必要のないコ -ド、すなわち装置またはシステム 立上げ時(電源投入 時) に用いられるブートコードおよび割込処理などの制 御プログラム のコードが格納される。バラメータブロッ ク領域 1 p r に含まれるメモリブロック1 b および 1 c には、この記憶装置の識別番号(1D番号)、1Cカー ド適用時における利用者の識別番号(暗証番号)、 器への適用時における電話番号などの用途に応じた比較 的書換えられることのない数値パラメータデータが格納 される。メインブロック領域1mrのメモリブロック1 d~1 nには、利用者が利用時に普換えられるデータが 格納される。 したがって、このブートブロック領域16 rのメモリブロック1eは、製造者が、製品出荷前に必 要なプートコードおよびプログラム コードを書込む。パ ラメータブロック領域1prのメモリブロック1bおよ。 び1cには、製造者が必要な数値パラメータを書込むと ともに、利用者が利用を行なうとき、必要な数値パラメ - タを書込む。メインブロック領域 1 m r のメモリブロ ック1d~1nは、利用者がデータの書換を行なう。 【0036】この不揮発性半導体記憶装置は、さらに メモリブロック1e~1n それぞれに対応して設けら れ、これらのメモリブロック1 a~ 1 nの書込および消 去の禁止/許可を制御するロックピットLBを格納する プロテクト制御データ格納領域 2を含む。 このプロテク ト制御データ格納領域2は、メモリブロック1a~1n それぞれに対してロックピットLBa~LBnを不揮発 的に記憶するロックビット格納部2a~2nを含む。

【ロロヨ7】この不揮発性半導体記憶装置は、さらに データ書込時 1 ページの書込データを格納するページバ ッファ3と、外部制御信号、すなわちチップイネーブル 信号/CE、出力イネーブル信号/OE、ライトイネー ブル信号/WE、リセットパワーダウンモード信号/R P、第1および第2のライトプロテクト信号/WPおよ び/×Pを受け、指定された動作モードに従って必要な 内部電圧および内部制御信号を発生する制御回路4と 外部からのアドレス信号 A Dを取込み内部アドレス信号 を発生するアドレスバッファ5と、アドレスバッファ5 からの内部アドレス信号をデコードし、メモリアレイ1 のアドレス指定されたメモリセルを選択するアドレスデ コーダ6と、アドレスデコーダ6からの列選択信号に従 ってメモリアレイ1のアドレス指定された列を選択する **イゲートと、このイゲートにより選択された列から読出** されたデータを検知し増幅するセンスアンプを含む。図 1においては、Yゲートおよびセンスアンプを1つのブ ロックフで示す。

【0038】さらに、制御回路4の制御の下に、プロテクト制御データ格納領域2からアドレス指定されたメモリブロックに対応するロックビットの読出または書込を行なうLBリード/ライト回路8と、制御回路4の制御

の下に、この不揮発性半峰体記憶装置の内部状態を示すステータスデータを格納するステータスレジスタ9と、制御回路4の制御の下に、Yゲート/センスアンブプロック7、LBリード/ライト回路8、およびステータスレジスタ9のいずれかを選択して入出カバッファ11へ電気的に接続するマルチプレクサ10を含む。

【0039】ステータスレジスタ9においては、データ 書込時正確にメモリセルに対しデータの書込が行なわれたか否かを示すステータスデータおよび消去時正確にデータの消去が行なわれたか否かを示すデータを柏納する レジスタが設けられる。 LBリード/ライト回路 Bは、制御回路 4 の制御の下に、ロックピットの書換が指定されたときに、ブロックアドレス信号 (明確には示さず)に従って対応のロックピットに対する書込/読出を行なる

【0040】制御回路4は、この外部制御信号/CE、/OE、/WE、/WP、/RPおよび/XPの状態に従って必要な内部制御信号を発生する。この制御回路4は、メモリセルデータの書込および消去に必要な奄圧の発生、書込および消去のベリファイを行なう回路を含む。この制御回路4は、論理回路で構成されてもよく、またフロセサで構成されてもよく、またロSP(ディジタル・シグナル・プロセサ)で構成されてもよい(この構成については後に説明する)。

【0041】図1に示すように、不揮発性半導体記憶装置においては、2つのライトプロテクト信号/WPおよび/XPが用いられる。書込または消去を行なうデータ書換動作時においては、このリセットパワーダウンモード信号/RP、ならびに第1および第2のライトプロテクト信号/WPおよび/XPの状態に従って各領域167、1pr、および1mrことにプロテクト態機を設定する

【0042】図2は、この発明の実施の形態1における 不揮発性半導体記憶装置のメモリブロックに対するライトプロテクトの態様を一覧にして示す図である。以下、この図2を参照して、図1に示す制御回路4が実現する ライトプロテクト機能の態様について説明する。

 書込などを行なうことができる.

【0044】この状態においては、またロックビットLBの値の設定も行なうことができる。

【0045】(ii) リセットパワーダウンモード信号/RP、ならびに第1および第2のライトプロテクト信号/WPおよび/XPがすべてHレベルのときこの状態においても、ロックピットしBの値にかかわらっず、メモリアレイ1に含まれるメモリブロックェットし合まれる。またロッだは、図3(A)に示すように、ブートブロック領域10r、パラメータブロック領域10rが近づいた。メータブロック領域10rが近づいた。メータブロック領域10rに対し、データの書換を行なうことができる。利用者が、たとえば制御プログラムの追加などを持ない、また製造者がパラメータブロック領域10rにステム・1また製造者がパラメータブロック領域10rにステム・1また製造者がパラメータブロック領域10rにステム・1また製造者がアラスーとができ、またテストも容易に行なえる。

【0045】(1 i i) リセットパワーダウンモード信号/RPおよび第1のライトプロテクト信号/WPがともにHレベルであり、第2のライトプロテクト 信号/XPがLレベルのときここの状態においては、パク1つク領域10 rに含まれるメモリプロックでは、パク1つに含まれるメモリプロックにシートよび1 dに対するデータの書類は、対応のロックビットによりまでは、カートプロック領域10 rに含まれるリフロックにあるよびメイン10に対するデータの書類は、ロックビットとBの確定も禁止とする。また、ロックビットとBの確定も禁止される。利用者が必要に応じてパラメータデータの書換を行なう。

【0047】 この状態は、図3(B)に示すように、パラメータブロック領域1 prに対してのみ、対応のロックビット L B の値に従って選択的に書換を行なうことができ、残りの領域に対しては、無条件にデータの書換は禁止される。この状態において、ロックビット L B の書換もまた、禁止される。

従って書換が制御される。この状態においても、またロックピット LBの書換は禁止される。

【〇〇49】(v) リセットパワーダウンモード信号 / RPがHレベルであ りかつ落1 および第2のライトプロテクト信号 / WPおよび/ XPがともにししてルのとき: この状態においては、ブートブロック領域1 br、 がラメータブロックに対するデータの書換は、ロックピットの値にかかわらず禁止される(ロック状態)。 したがって、図3 (D) に示すように、ブード プロック領域1 br、 パラメータブロック領域1 pr およびメインプロック領域1 mrのデータの書換も禁止される。また、ロックピット LBの書換も禁止され

(0050) (vi) リセットパワーダウンモード信号/RPがレレベルのとき:この状態においては、ディーブパワーダウンモードが設定され、不揮発性半導体記憶装置の内部動作は禁止されるため、ブートブロック領域1br、パラメータブロック領域1prおよびメインブロック領域1mrのデータの書換に対しロックがかけられ、またロックピットし日に対するデータ書換に対したもロックがかけられる。したがって図3(D)に示すように、メモリブロックすべてに対するデータの書換は禁止される。

【0051】この図2および図3(A)~(D)に示すように、各領域それぞれに対して、データ書換(書込が当去)に対するロック/アンロックを設定することができる。製造者が、この不揮発性半導体記憶装置に対して、データの書換される。ロックビットにかかわら利用が発生1の書換のするように、可が決定される。一方、利用の領域1の書換するが、ように、可が決定される。一方、利用の領域1の理解するが、この場合に、びがって、この場合では、パラメーので、この場合、ているに、アの音換が割される。したがって、この場合では、この理があるにより、利用のに関するの言葉を表し、このは、アンロックを表して、この理解がある。

【0052】図2および図3(A)~(D)に示すように、各領域単位でデータ書類に対するロック/アンロックを設定している。ロックピットにBに従ってライトプロテクトが行なわれる場合、ロックピットはすべてその値の更新が禁止されている。したがって、ロックピットにBの値が誤って設定されることがなく、パラメータブロック領域およびメインプロック領域1mrのデータの合物試って行なわれることはなく、正確なライトプロテクトが実現される。

【0053】また、パラメータブロック領域1prは、 製造者および利用者両者が使用する領域であり、このた の、パラメータブロック領域に対してはロックビットレ Bに従ってデータの書換が行なわれる状態およびパラメータブロック領域1prおよびメインブロデータの書換での両者ともロックに受けている。パラメータでありでするを設けている。パラメーに対し、日本の域域1prおよびメインブロック領域1mrに対し、ロックビットに従ってデータの書換が制御される場合においては、ブートブロック領域1brに対する。したのでは、デートブロック領域1brに対する。したのでは、このデータも換時において、誤ってアートプロック領域に格納するとのを確実に防止することができる。

[0055] [制御回路の構成] 図4は、図1に示す制 御回路の書込および消去に関連する部分の構成を概略的 に示す図である。図4において、制御回路4は、チップ イネーブル信号/CEの活性化時外部からデータ入出力 ビン端子(1/0)を介して与えられるコマントを取込 み、指定された動作モードを判定するモード判定回路4 a と、このモード判定回路 4 a の書込/消去指示信号に 応答して活性化され、外部制御信号/RP、/WPおよ び/×Pを取込み、その状態を判定し該判定結果を示す 信号を出力するデコーダ4bと、モード判定回路4aの 制御の下に活性化され、デコーダ4 bから与えられるブ ロテクト態機指示信号とブロックアドレスとを受け、ア ドレス指定されたメモリブロックに対するプロテクト態 様(ロック態様)を決定するプロテクト制御回路40 と、モード判定回路 4 a からの書込/消去指示信号に応 答して活性化されかつプロテクト制御回路 4 c の出力す る書込および消去に対する許可/禁止を示す書換禁止/ 許可指示信号に従って、書込および消去動作を制御する 書込/消去制御回路40を含む。

【0056】モード判定回路48は、チップイネーブル信号/CEの活性化時、ライトイネーブル信号/WEの

活性化に従って入出力バッファを介して与えられる入力 データのピットバターンを判別し、書込または済去が指 定されたか否かを判定する。

【0057】デコーダ4 bは、外部から与えられる信号/RP、/WPおよび/XPの状態の組合せに応じてライトプロテクト態様を示す信号を出力する。このデコーダ4 bの出力するプロテクト態様指示信号は、各メモリプロック領域ごとに発生されてもよく、また図2に示すように、信号の状態の組合せぞれぞれに応じて対応の内部制御信号が活性状態とされる構成のいずれが用いられてもよい。

【0058】ブロテクト制御回路4cは、モード判定回路4cがき込または消去動作モードを指定するとき、デコーダ4bからのプロテクト連接指示信号とプロックアドレス信号と、LBリード/ライト回路8を介して与えられるロックビットを受け、アドレス指定されたメモリブロックに対するプロテクト連接を決定し、その決定結制御である。

【0059】書込/消去制御回路4dは、書込または消去に必要な書込/消去電圧発生回路を備え、また書込/消去ペリファイのためのシーケンサを含み、所定のシーケンスでロックビットの読出/書込を含む書込または消去動作を制御する。また発生した書込/消去電圧は、アドレスデコーダへ与えられて、選択メモリの行に対応して配置されるワード執および列に対して配置されるピット執ならびにソース執に必要な電圧が印加される。

【0060】図5は、データ書込時の外部信号のタイミ ング関係を示す図である。図5に示すように、時刻 t 1 においてチップイネーブル信号/0日およびライトイネ ーブル信号/WEをLレベルに設定し、かつデータ入出 カ端子(I/O)へ、コード"41H"を与える。このコード"41H"は、データ書込モードを指定するコマ ンドであ り、モード判定回路 4 e は、このコード "4 1 H"により、データ書込モードが指定されたことを識別 する。次いで、次のサイクルで、チップイネーブル信号 /CEおよびライトイネーブル信号/WEがLレベルの ときに、外部から与えられる書込データ(1)が取込ま れ、このときに与えられるアドレス信号AD(ページア ドレスAXおよび列アドレスAY)が設定され、書込べ ージが指定される。ページアドレスA×は、書込データの書込時すべて同じページを示す状態に設定される。 こ のページアドレスは、またメモリブロックを特定するブ ロックアドレスをも示す。列アドレスAYは、1ページ のアドレスが先頭アドレスから類次与えられる。この列 アドレスAYに従って、図1に示すYゲート/センスア ンプブロックフに含まれるYゲートが順次選択され、図 1に示すページバッファ3に、この書込データ(1)が 順次ラッチされる。

【ロロ51】時刻t2において、1ページの最後の書込

データがチップイネーブル信号/CEおよびライトイネーブル信号/WEの活性化時に内部に取込まれる。時刻t3においてチップイネーブル信号/CEおよびライトイネーブル信号/CEおよびライトイネーブル信号/WEをともにHレベルとすることにより、内部で、ページ者込動作シーケンスが起動される。この時刻t2において、外部制御回路/RP、/WPおよび/XPの状態に従って、時刻t3 / RP、/WPおよび/XPの状態に従って、時刻t3 / RP、/WPおよび/XPの状態に従って、時刻t3 / RP、/WPおよび/XPの状態に従って、ブロテクト態様が決定されたプロテクト態様に従ってページ者込が行なわれる。

【0062】この書込動作が完了すると、外部の装置は、正確に書込が行なわれたが否かを判定するために、チップイネーブル信号/00日および出カイネーブル信号/00日をレレベルの活性状態とし、内部のステータスレジスタに特納された。このステータ(0)の値により、正確に書込が行なわれたことを外部の装置が選別し、次の書込または読出などの必要な動作が行なわれる。

【0063】図4に示す制御回路4は、この図5に示す時刻13からのページ書込シーケンス時において、外部制御回路/RP、/WPおよび/XPの状態に従ってプロテクト監接を決定する。このページ書込シーケンスにおいては、データの書込が行なわれる場合には、まされたページのメモリセルデータがすべて消去さに従いでページパッファ3に格納された書込が行なわれる。内部で書込お行なわれる。内部で書込が行なわれる。内部で書込おいばまなのではかけているボータの書込が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が行なわれ、そのペリファイ動作が見ている。

【0064】図6は、図4に示す制御回路4の動作を示すフロー図である。以下、図6を参照して、図4に示す 制御回路のデータ書込時の動作について説明する。

【0065】まず、コード "41H"が入力されたが否かの判定がモード判定回路4eにおいて行なわれる(ステップS1)。コード "41H"が入力されるBK4eは、書込シーケが指定されたため、モード判定回路4eは、書込シーケンスを設定する(ステップS2)。この書込シーケンスが設定されると、き込データが頂次アレス信号ADのうち、列アドレス信号AYが1ページの最終アドレスに到達したが否かを見ることにより、1ページのすべてのデータのロードが行なれれたか否かの判定が行なれる。

【0065】 最後のデータのロードが行なわれるとき、デコーダ4 bが、外部制御信号/RP、/WPおよび/XPを取込み、またプロテクト制御回路4 cが、ブロックアドレスおよび書込/消去制御回路4 dにより活性化されたLBリード/ライト回路8からのロックビット(LB)を読込む(ステップS4)。このプロテクト制

御回路4cは、デコーダ4bからのロック態様指示信号 とロックピット (LB) とブロックアドレスとに従っ て、このブロックアドレスが指定されるメモリブロック に対するデータ書込に対しロックをかけるが否かの判定 を行なう(ステップS5)。 データ書込に対し許可が示 されているアンロック状態のときには、図1に示すべっ ジバッファ3にロードされたデータに従って書込が行な われる(ステップS6)。一方、データ書込に対しロッ クすべきであ ると判定された場合には、データ書込は行 なわれず、データ書込シーゲンスが終了する。このデー タ書込の終了は、たとえばレディ/ビジー信号を用いて タ音込いは、たらんはシット このレディノビジー 外部装置へ知らされる。利用者は、このレディノビジー 信号により、データ書込が終了したことを知らされたと き、ステータスレジスタに格納されたステータスデータ を読出して、書込が正確に行なわれたが否かを知ること ができる。ロック状態のときには、このステータスレジスタにおいては、書込不実施を示すデータが格納されて おり、一方、データ書込が行なわれた場合には、ステー タスレジスタには、1ページの書込完了を示すデータが 格納されており、このデータを訪むことにより、利用者 は、書込が行なわれたか否かを、すなわちロックされて いたか否かを知ることができる。

【0067】図6のステップS4に示すように、ブロックアドレスをプロテクト制御回路4cに取込み、このブロックアドレスが指定する領域に対し、書込に対するロック/アンロックが、外部制御信号/RP、/WP、および/×PならびにロックビットLBに従って決定される

【0068】図7は、データ消去動作時における外部信 号の状態を示す図であ る。時刻 1 1 において、チップイ ネーブル信号/CEをLレベルの活性状態とし、この状 態で、外部から、コード "20H"を与える。図4に示すモード判定回路4aは、コード "20H"に従って、 消去モードを指定するための第1のコマンドが入力され たと判定し、次に与えられるコマンドを待ち受ける。時 刻t 2において、再びチップイネーブル信号/CEをL レベルに設定し、外部からコード"DOH"をデータ入 出力端子へ与える。図4に示すモード判定回路4 e は、 このコード"20H"および"DOH"がチップイネー ブル信号/OEに従って連続して与えられたことを判定 すると、内部を消去モードに設定し、外部制御信号/R P、/WP、および/×Pならびに内部の対応のメモリ ブロックのロックピットの値に従って選択的に消去を行 なう。 この消去動作完了時においては、図示しないレデ ィノビジー信号が外部アクセス可能状態に設定され、外 部で、消去モードが完了したことを知ることができる。 利用者は、時刻 t 4において、ステータスレジスタに格 納されたデータをチェックし、正確に消去が行なわれて いるか否かを判定する。

【0069】図8は、この図4に示す制御回路の消去モ

ード時における動作を示すフロー図である。以下、図8のフロー図を参照して、図4に示す制御回路の消去モード時の動作について説明する。

【0070】モード判定回路4eは、チップイネーブル信号/CEが活性状態のときに、コード"20H"が入力されたが否がを判定すると、消去モードを指定するため第1のコマンドが与えられたと判定し、次のフドを待ち受ける。次いで、チップイネーブル信号/CEが活性化に従って、コード"00H"が入力されると、モード判定回路4eが行なら。コード"00H"が入力されると、モード判定回路4eは消去が指力トでもれたと判定し、図4に示すデー制御回路4cをドレたする。コード"00H"と同時に、プロックチされ、消去をカード"00H"と同時に、プロックチされ、消去をメモリブロックが特定される。

【0071】デコーダ4bは、モード判定回路4eの制御の下に、外部制御信号/RP、/WPおよび/×Pを 取込み、これらの状態の組合せに応じた内部指示信号を 発生してプロテクト制御回路4cへ与える。書込/消去 制御回路4dは、ブロックアドレス信号に従って、この アドレス指定されたメモリブロックに対応するロックビ ットを読出す。プロテクト制御回路4cは、書込ノ消去 制御回路4dにより活性化されたLBリードノライト回 勝8から、対応のロックビットを入力する。 このプロテクト制御回路4cは、またブロックアドレスをも入力す る(ステップSi2)。 プロテクト制御回路4cは、こ れらの入力した信号およびロックピットに従って、 レス指定されたメモリブロックに対する消去の許可/禁 止を判定する(ステップS13)。 アドレス指定された メモリブロックに対し、消去を行なってもよい場合(す なわちアンロック状態)が示されるときには、会込/消 去制御回路4dが活性化され、消去に必要な内部電圧を 発生して、アドレス指定されたメモリブロックの一括賞 去が行なわれる(ステップS14)。一方、ステップS 13において、このアドレス指定されたメモリブロック に対する消去が禁止されており、ロックがかけられてい る場合には、消去は行なわれない。単に外部に対し、消 去鉢了が示される(レディノビジー信号による)。

【0072】上述のように、この消去モード時においても、外部制御信号/RP、/WP、および/XPをブロックアドレス信号とロックビットLBとに従って、消去に対するロック/アンロック(禁止/許可)を決定しており、メモリブロック単位でロック/アンロックをかけることができる。

【0073】なお、ステップS 1 1において、コード "20H"に続いて、第2サイクルでコード"D0H" が入力されない場合には、消去コマンドは与えられなか ったと判定され、初期状態に戻る。これにより、誤った 消去が行なわれるのを防止する。

【〇〇74】図9は、ロックビットの書換シーケンスにおける外部信号の状態を示す図である。図9において、時刻 t 1においてチップイネーブル信号/ C E をししべいの活性状態とし、コシェののの第一次のである。アルロスを表して、カコマンドイネーフォットである。次いで、時刻 t 2において再びチップ・10円 を入力する。この時刻 t 2におり、ローツを設定する。この時刻 t 2においてのときに、アリックビット設定モーブル信号 C E の活性化のときに、アレックビットを設定するメモリブロックにより、ス信号 A D を エックアトレスに設定する。これにより、ス信号 A D を カックアトレスに設定する。これにより、カカラーン・アークを当なる。

【ロロフ5】時刻も3において、チップイネーブル信号 CEをレレベルの活性状態とし、設定すべきロックビットのデータ(1)を入力する。このときに、外部制御信号/RP、/WPおよび/XPをそれぞれ所定の状態に設定する。これにより、時刻も4においてチップイネーブル信号CEをHレベルとし、ライトイネーブル信号/WEをHレベルとすると、内部でロックビット書換サドが実行される。ロックビットのデータの実際の書換は、外部制御信号/RP、/WPおよびXPの状態の組合せにより決定される。

【ロロ7.6】時刻 t 5 においてこのロックビット書換モードが完了すると、外部で、ロックビットが書換えられたことを検証するために、出力イネーブル信号/OEおよびチップイネーブル信号/CEをLレベルの活性状態とし、ステータスレジスタの記憶データ(O)を読出し、確実に、このロックビットが所定の状態に更新されたことを確認する。

「0077] 図10は、このロックビット設定モード時における図4に示す制御回路の動作を示すド"777H"が入力されているか否がを判定する(ステップ520)。 スカされているか否がを判定する(ステップ520)。 スカされているか否がある。ます、サフトでが入力されるととでなっためのコード"77H"が入力とを行なっためのコード"00円"が入力されているかを持つ。このコード"00円"が入力されているからのステップ521において、フートで10円では、フートで10円では、フートで10円では、フートで10円では、フートで10円では、カーには、ロックビットは与えられていないと判定され、初期状態に復帰する。

【0078】 次いで、設定すべきロックピットの値を示すデータがロードされる(ステップS22)。 このロックピットデータは、図4に示す書込/消去制御回路4dの制御の下に、LBリード/ライト回路8へ与えられてラッチされる。

【0079】次いで、デコーダ46が外部制御信号/RP、/WPおよび/XPを取込み、プロテクト制御回路4cが、プロックアドレス信号を取込み、また、先の書込/消去モード時と同様、書込/消去制御回路4dがし日リード/ライト回路8を活性化し、書込/消去制御回路4dの制御の下にプロックアドレス信号が指定するメモリブロックに対するロックビットの値をプロテクト制御回路4cが読込む(ステップS23)。

【〇〇81】なお、この図10に示すフロー図において、ロックビット更新時において、ロックビットとBの 読込を行なって、このロックビットの書換に対するロッ ク/アンロックを判定している。ここで、先の通常のメ モリセルデータの書換/滔去のロック/アンロックを 定する場合と同じ制御シーケンスを制限するためである。ロックビット書換モード時においては、外部制御信 号/RP、/WPおよび/XPの状態の組合せに従って その書換の禁止/許可が判定される構成が用いられても よい。

【0082】【プロテクト制御回路の構成1】図11は、図4に示すプロテクト制御回路4cの構成を観略的に示す図である。図11において、デコーダ4bは、外部制御信号/RP、/WPおよび/XPの状態に従って、図2に示す各行でれぞれに対応する。ここで、図11において、デコーダ4bの出力する制御信号。1~6のいずれかを活性状態へ駆動する。ここで、図11において、デコーダ4bの出力する制御信号。1~6は、外部制御信号/RP、/WPおよびXPに対する対応関係を明確にするために用いられている。図2に示すように、デコーダ4bが指定するプロテクト記様は、4種類である。したがって、これらの制御信号。1~65は、それぞれ状態に合わせて4種類の信号に低減されてもよい。

【0085】ロック判定部4cbは、デコーダ4bから の制御信号 0 1~ 0 5のいずれが活性状態にあるかおよび領域判定部4 c e からの領域指定信号 0 r がいずれの 領域を指定しているかに従って、このアドレス指定され たメモリブロックに対するプロテクト態権を決定する。 たとえば、外部制御信号/RPおよび/WPがともにH レベルであ り、外部制御信号/XPが Lレベルにあ ると き、デコーダ4 b が制御信号 φ 3を活性状態とする。 のとき、領域判定部4ceからの領域指定信号。 r がパ ラメータブロック領域を示すとき、ブロック判定部4 c bは、図2に示すように、このデータ書換(書込/消 去)に対するプロテクト態様として、ロックピットLB に従うべきであ ると判定する。この状態においては、ゲ ート40cがイネーブルされ、ロックビットLBが書込 /消去制御回路へ与えられる。 このロック判定部4c b は、制御信号 φ 1 ~ φ 6 と領域指定信号 φ r を用いて図 2に示すテーブルを満たすようにロジックゲートまたは ゲートアレイにより実現することができる。 これに代え てロック判定部4cbは、プロセサなどで構成されても

よい

【ロロ85】 この図11に示すように、領域判定部4ceを用いてもアドレス指定されたメモリブロックがいずれの領域に含まれるかに従って、プロテクト態様を判定することにより、各領域単位でプロテクト態様を設定することができる。

【0087】【プロテクト制御回路の構成2】図12は、図4に示すプロテクト制御回路4cの他の構成を示す図である。この図12に示す構成において、まずデコーダ4bは、外部制御信号・アンロックノロックに従って、各領域ごとにロック/アンロックノロックに示す信号を出力する。すなわちデコーダ4bは、ブートブロック領域に対するロック/アンロックを示す信号。brを出力し、パラメータブロック領域に対し、ロック/アンロックイロックに対し、ロック/アンロック領域に対し、ロック/アンロックが関係ではではし、ロック/アンロックがではできる。

する。 【〇090】ロック判定部 4 c e は、セレクタ4 c d からの指示信号 e l 、 e u l 、 および e l b のいずれが活性状態にあるかに従って、プロテクト態様を決定する。ロック指示信号 e l は、ロック判定部 4 c e は、ロック/アンロックを示す信号を出力するとともは、ロック/アンロックを示す信号を出力するとともに、ゲート4 c c を出力ハイ信号 e l b が活性状態のとうには、ロックビットを部分では、ロックビットとのでは、ロックビットとのでは、グート4 c c / で l ト 4 c を出力パイに受ける。 l の 9 1 】この図 1 2 に示す構成において領域制である。【〇091】この図 1 2 に示す構成と同じであるよびゲート 4 c c は図 1 1 に示す構成と同じであ

【0092】このデコーダ46が各領域ごとにプロテクト態機指示信号を生成する構成となり、ロック判定部4ceにおける判定のための構成が簡略化される。

【0093】 [他の適用例] 不揮発性半導体記憶装置としては、消去がメモリブロック単位で行なわれるフラッシュメモリ(フラッシュEEPROM)であってもよく、また通常の消去がパイト単位で行なわれる電気的にお込消去可能なEEPROM、データの出力がシリアルに行なわれるシリアルEEPROM、および強誘電体材料を記憶のために用いる強誘電体メモリ(FRAM)のいずれであってもよく、データ書換に対するプロテクト機能が設けられている不揮発性メモリであれば、本発明は適用可能である。

【0094】また、メモリアレイが、複数のアドレス領域を有し、各アドレス領域毎に格納するデータの種類が異なる構成であれば、いずれのメモリにも本発明は適用可能である。

【0095】また、この発明に従う不揮発性メモリは、 排帯電話システム におけるメモリ、 I Cカードにおける メモリ、ディジタル・スチル・カメラにおけるプログラ ム /データメモリ、排帯情報機器 (PDA) のいずれに おいて用いられてもよい。

[0096]

[発明の効果]以上のように、この発明に従えば、複数の領域に分割されるメモリアレイにおいて、各領域単位でプロテクト態機を決定することができるように構成したため、処理用途に応じて柔軟にプロテクト態機を設定することができ、確実な誤音換(誤音込/誤消去)を防止することができる。また、利用者は、その処理用途に応じて、簡単にプロテクト態機を設定することが可能となる。

【0097】すなわち、諸求項 1に係る発明に従えば、 各々が異なる属性を有するデータを不揮発的に特納する 複数のメモリブロック領域に対し、複数の外部制御信号 の状態に従ってこれら複数のメモリブロック領域のデータ告換に対する保護題様を領域単位で設定するようにと が可能となり、使い勝手の良い半導体記憶装置を表現す が可能とができる。とするようなよりに とができるとができ、確実に、テータの 保護を行なうことができ、信頼性の高い半導体記憶装置 を実現することができる。

【0098】諸求項 2に係る発明に従えば、複数の外部制御信号の状態に従ってメモリブロック個々に設けられているブロックビットの有効/無効をグループことに決定するように構成しているため、データ舎換に対するプロテクトを、各領域単位で、無条件に禁止、無条件に計可、およびロックビットに従うのいずに、無条件に計算とができ、各換データに応じて、確実に、一無条件設すとができる。また、無条件禁止/無位で設定のよよびロックに従うの状態をグループ単位で設定しているため、製造者がデータ/コードを書込む場合に、無条件の許可/禁止状態に設定し、利用者が利用す

る場合には、ロックビットを従う状態に設定することにより、利用者/製造者いずれにとっても、使い掰手の良い半導体記憶装置を実現することができる。

【0099】請求項 3に係る発明に従えば、複数の外部制御信号として、リセットパワーダウンモード指示信号と、データ書換に対するプロテクトを指示する第1および第2のライトプロテクト指示信号とを用いているため、従来の構成に比べて、1つのプロテクト指示信号の増加のみで、柔軟にメモリブロック領域単位でプロテクト態様を設定することができる。

【0100】語求項 4に係る発明に従えば、メモリプロックが、データを不揮発的に記憶しており、データ書換は記憶データの消去および外部データの書込および記憶両者を含んでおり、消去モードおよび書込モード(プログラム モード)しずれにおいても、余数にプロテクト態極を決定することができる。

【0101】諸求項 5に係る発明に従えば、ライトプロテクト機能を有する半媒体記憶装置において第1および第2のライトプロテクト指示信号入力ピンを設け、複数のメモリプロック個々のライトプロテクトの監核を所なのメモリプロックを有する領域単位で設定するように構成しているため、1つのライトプロテクト指示信号の増設のみで、領域単位で柔軟にプロテクト記様を設定することができ、利用者にとって、処理用途に応じてプロテクト記様を象軟に設定することができ、利用者にとって使い酵手の良い不揮発性半媒体記憶装置を実現することができる。

[図面の簡単な説明]

【図1】 この発明の実施の形態1に従う半導体記憶装置の全体の構成を概略的に示す図である。

【図2】 図1に示す制御回路4の外部制御信号とライトプロテクト態様との対応関係を示す図である。

【図3】 (A) - (D) は、図2に示すライトプロテクト態様におけるもプロック領域のプロテクト態様を示す図である。

【図4】 図1に示す制御回路の構成を概略的に示す図である。

【図5】 この発明の不揮発性半導体記憶装置のデータ 舎込モード時の外部制御信号のシーケンスを示す図であ ス

【図 5】 データ書込モード時における図 4 の制御回路 の動作を示すフロー図である。

【図7】 データ選去モード時の外部制御信号のシーケンスを示す波形図である。

【図8】 データ消去モード時における図4に示す制御 回路の動作を示すフロー図である。

【図9】 ロックピット設定モードにおける制御信号の シーケンスを示す図である。

【図 1 0】 ロックピット設定シーケンスにおける図 4 の制御回路の動作を示すフロー図である。

【図11】 図4に示すプロテクト制御回路の構成を優時的に示す図である。


【図12】 図4に示すプロテクト制御回路の他の構成 を概略的に示す図である。


【図13】 従来の不揮発性半導体記憶装置の要部の構成を概略的に示す図である。

【図 14】 図 13に示すメモリアレイの分割構成を概略的に示す図である。

【図15】 従来の不揮発性半導体記憶装置のライトプロテクト連転を一覧にして示す図である。

[符号の説明]







1 メモリアレイ、1e~1n メモリブロック、1b r ブートブロック領域、1pr バラメータブロック 領域、1mr メインブロック領域、2 ブロテクト制御データ格納領域、2e~2n ロックピット格納部、3 ページバッファ、4 料御回路、5 アドレスバッファ、6 アドレスデューダ、7 アゲート/センスアンブ、8 LBリード/ライト回路、4e モード判定回路、4b デコーダ、4c プロテクト制御回路、4c 最近/選去制御回路、4c 報域判定部、4c b ロック判定部、4cc ゲート、4cd セレクタ、4ce ロック利定部。


[図2]


æ	787	Æ	プート プロック 間域	パラノータ プロッタ 御紙	メイン プロック 関域	E 4 2
盟	3	1	アンロック	アンロック	アンロック	アンロック
2		H.	ナンロック	アンロック	アンロック	アンロック
Ei .	H	1	לעם	はに従う	077	0-7
#6	ι	ı	D y 9	はに従う	日になう	ロック
Ħ	L	L	ロック	0.77	11/2	ロック
ı	1	1	12 7 7	092	ny\$	1747


1:任政





























[図15]

æ	Æ	ブート ブロック 仮写	パラメータ ブロック 体域	ノイン ブロック 気延	\$± ₹23 148
E	1	アンロック	アンロック	アンロック	アンロック
1	81	アンロック	アンロック	ナンロック	アンロック
H		19 に使う	いに従う	ひに交う	アンロック
L	1	10 77	ロック	ロック	ロック

1:62

フロントページの枝き

(72)発明者 小井 和男 東京都千代田区丸の内二丁目2番3号 三 菱電機性式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.